代码之家  ›  专栏  ›  技术社区  ›  Damien

使用包含std_logic的泛型在Verilog中实例化VHDL

verilog vhdl generics
  •  2
  • Damien  · 技术社区  · 9 年前
    内容过于久远，请刷新稍后重试
    2 回复  |  直到 7 年前
        1
  •  2
  •   EML    9 年前
        2
  •  1
  •   EdwinG    7 年前
    推荐文章
    Ryu  ·  系统Verilog总线路由
    6 年前
    Aleksandar Kostovic  ·  在Verilog设计中添加SMT/超线程?
    6 年前
    Ryan  ·  使用16位DSP的33*33位
    6 年前
    Kamran Hosseini  ·  如何获得长度恒定的二进制数
    6 年前
    Isaac Kim  ·  不允许同时分配到非网络
    6 年前
    start01  ·  如何连接其他模块中其他模块的inout端口?
    6 年前
    Joanna14071  ·  Verilog中快、慢时钟脉冲的产生
    7 年前
    nichollsg  ·  使用实数参数确定计数器大小
    7 年前
    kcinj  ·  verilog测试台的输出均为x或z
    7 年前
    kevin  ·  假设()不适用于初始语句
    7 年前
    关于   移动版
    代码之家 - 一站式码农服务社区
    沪ICP备11025650号