文章总数
1
代码之家
› 用户
›
Damien
全部
使用包含std_logic的泛型在Verilog中实例化VHDL
Damien
·
技术社区
·
verilog
vhdl
generics
· 9 年前
1
