文章总数
1
代码之家
› 用户
›
kcinj
全部
verilog测试台的输出均为x或z
kcinj
·
技术社区
·
test-bench
hdl
verilog
· 7 年前
1
