文章总数
代码之家 › 标签  ›  hdl
全部
verilog测试台的输出均为x或z
kcinj  · 技术社区    · test-bench hdl verilog  ·  6 年前
如何获得凿子中UInt()的大小?
FabienM  · 技术社区    · chisel hdl  ·  7 年前
在时钟周期内多次重新分配变量-凿子
Mrchacha  · 技术社区    · chisel hdl loops scala  ·  7 年前
verilog,为什么这是对网络的非法引用
el pass  · 技术社区    · digital-logic digital hdl verilog  ·  7 年前
开始:程序块中的比较语句
andowt  · 技术社区    · hdl fpga verilog  ·  8 年前
关于   移动版
代码之家 - 一站式码农服务社区
沪ICP备11025650号