代码之家 › 专栏 › 技术社区 › Viktorinox

系统verilog进程::状态

system-verilog verilog

Viktorinox · 技术社区 · 6 年前

为了做到这一点,我创建了一个变量,在这里我可以得到进程的状态。摘自1800-2012 SV-LRM第9.7部分

process::state pstat;

xmvlog:*E,EXPIDN需要标识符[3.2][3.8][3.9(IEEE)]。

2 回复 | 直到 6 年前

Matthew Taylor 6 年前

state 是类的方法 process . 不能创建类型为的变量 process::state -这没道理。IEEE 1800-2012第9.7节中有一个例子,说明了如何使用 过程 上课。

dave_59 6 年前

state 是嵌入在类中的类型。BNF允许您直接使用它,但有些工具允许使用它。你应该能够做到:

typedef process::state state_e;
state_e pstat;

// or
type(process::state) pstat;

推荐文章

Ryu · 系统Verilog总线路由

6 年前

Aleksandar Kostovic · 在Verilog设计中添加SMT/超线程?

6 年前

Ryan · 使用16位DSP的33*33位

6 年前

Kamran Hosseini · 如何获得长度恒定的二进制数

6 年前

Isaac Kim · 不允许同时分配到非网络

6 年前

start01 · 如何连接其他模块中其他模块的inout端口?

6 年前

Joanna14071 · Verilog中快、慢时钟脉冲的产生

7 年前

nichollsg · 使用实数参数确定计数器大小

7 年前

kcinj · verilog测试台的输出均为x或z

7 年前

kevin · 假设()不适用于初始语句

7 年前