|
|
1 回复 | 直到 11 年前
|
1
0
|
推荐文章
|
Ryu · 系统Verilog总线路由 6 年前 |
|
|
Ryan · 使用16位DSP的33*33位 7 年前 |
|
|
Kamran Hosseini · 如何获得长度恒定的二进制数 7 年前 |
|
|
Isaac Kim · 不允许同时分配到非网络 7 年前 |
|
start01 · 如何连接其他模块中其他模块的inout端口? 7 年前 |
|
Joanna14071 · Verilog中快、慢时钟脉冲的产生 7 年前 |
|
|
nichollsg · 使用实数参数确定计数器大小 7 年前 |
|
kcinj · verilog测试台的输出均为x或z 7 年前 |
|
|
kevin · 假设()不适用于初始语句 7 年前 |