代码之家 › 专栏 › 技术社区 › justrajdeep

为什么我们需要为uvm-tlm-fifo进行put-export和get-peek-export?

uvm system-verilog

0

justrajdeep · 技术社区 · 5 年前

截面 12.2.8 关于ieee的uvm uvm_tlm_fifo 类。我想知道为什么我们需要出口 put_export 和 get_peek_export ?

相同的 put 和 get 方法可以直接在fifo上使用,为什么需要使用接口方法?

提前谢谢:)

1 回复 | 直到 5 年前

1

dave_59 5 年前

使用tlm导出的目的是在建立连接时消除依赖关系。 put 和 get uvm-tlm-fifo组件中的方法实现,而导出只是接口。

当您将fifo嵌入到另一个组件中时,您可以直接调用实现,而无需将任何连接作为快捷方式。但是如果您想让另一个组件建立连接,tlm原则会抽象出fifo的存在,并使您连接到一个通用的put或get导出。

推荐文章

justrajdeep · 是否可以删除uvm\u config\u db条目?

7 年前

sara8d · UVM-使用我自己的配置文件与使用配置数据库

8 年前

wisemonkey · 在Emacs for UVM/SystemVerilog中折叠展开代码/注释部分块

10 年前

jazzblue · SystemVerilog:向工厂注册UVM测试

11 年前