代码之家 › 专栏 › 技术社区 › Sara p

verilog-是否可以在同一模拟过程中创建两个VCD文件?

vcd verilog

-1

Sara p · 技术社区 · 6 年前

我必须创建两个VCD文件。一个在零时间开始,在特定信号改变时结束,另一个在之后开始。

可以用verilog做吗?

1 回复 | 直到 6 年前

dave_59 6 年前

Verilog标准不提供在一个模拟中实现这一点的方法。您的第一个模拟将一直运行,直到特定的信号改变,创建您的第一个VCD文件。当特定信号发生变化时,第二个模拟必须开始转储到第二个VCD文件。

有些工具,如modelsim/questa,提供了tcl命令行选项,用于将文件转储到多个VCD文件。您将关闭对第一个VCD文件的转储,同时开始对第二个VCD文件的转储。请阅读您的工具使用手册。

推荐文章

Ryu · 系统Verilog总线路由

6 年前

Aleksandar Kostovic · 在Verilog设计中添加SMT/超线程?

6 年前

Ryan · 使用16位DSP的33*33位

6 年前

Kamran Hosseini · 如何获得长度恒定的二进制数

6 年前

Isaac Kim · 不允许同时分配到非网络

6 年前

start01 · 如何连接其他模块中其他模块的inout端口?

6 年前

Joanna14071 · Verilog中快、慢时钟脉冲的产生

6 年前

nichollsg · 使用实数参数确定计数器大小

6 年前

kcinj · verilog测试台的输出均为x或z

6 年前

kevin · 假设()不适用于初始语句

7 年前