代码之家  ›  专栏  ›  技术社区  ›  Miguelon

为什么不能使用elsif使我的VHDL程序工作,无法识别一种状态

intel-fpga vhdl
  •  0
  • Miguelon  · 技术社区  · 11 年前
    内容过于久远，请刷新稍后重试
    1 回复  |  直到 11 年前
        1
  •  2
  •   Morten Zilmer    11 年前
    推荐文章
    stacknotflow  ·  Verilog:不支持对寄存器的过程连续赋值
    7 年前
    Nikolay Josh Konovalenko  ·  分配记录VHDL
    7 年前
    Miguelon  ·  为什么不能使用elsif使我的VHDL程序工作,无法识别一种状态
    11 年前
    关于   移动版
    代码之家 - 一站式码农服务社区
    沪ICP备11025650号