FPGA实现内存映射寄存器

关键资源通常不是门(LUT),而是工程时间,因此主要关注的是使设计易于管理,模块易于重用。

仅出于这个原因,您应该进行分层地址解码,其中每个模块负责对其分配的地址空间进行分区和解码。

因此,在您的情况下,PWM发生器应具有单独的地址解码器,用于分配给层次结构中下一级的PWM模块的地址空间中的寄存器。

要了解资源使用情况,您可以安装FPGA合成工具并尝试不同的方法;这是一个很好的练习,可以帮助您在不同的实现之间进行选择。