代码之家 › 专栏 › 技术社区 › Ryu

系统Verilog总线路由

modelsim system-verilog verilog

Ryu · 技术社区 · 6 年前

在system verilog中,我知道您可以使用阵列[15:8]来路由部分总线,作为分割车道的一种方式。有没有办法以非连续的方式做到这一点。例如,车道2、3、8、9。

2 回复 | 直到 6 年前

Oldfart 6 年前

Enze-Chi方法的替代方法是使用串联:

wire [3:0] a;
assign a = {b[9:8],b[3],b[2]};

Enze Chi 6 年前

您可以通过任何方式连接:

例如:

 assign a[0] = b[2];
 assign a[1] = b[3];
 assign a[3:2] = b[9:8];

推荐文章

Mingo · SystemVerilog中的总线输入灵敏度列表

6 年前

Tudor Timi · 具有具有默认值的参数的宏,其中默认值是前一个参数

6 年前

albert waissman · 如何在不同位置找到具有相同字符串的$plusargs

6 年前

Prateek Srivastav · 在Systemverilog枚举中分配X

6 年前

DogTag · 导出实例化模块的任务

6 年前

Mr. Gandalf · 在verilog或systemverilog中,每个时钟从文件中读取行

6 年前

geschema · 与VHDL记录端口等效的SystemVerilog

6 年前

Aleksandar Kostovic · VHDL和Verilog不依赖技术?

7 年前

PieterNuyts · SystemVerilog约束溢出

7 年前

QuantumRipple · 无法访问评估中的Verilog空/无效切片范围

7 年前